Дешифраторы и шифраторы

  • Просмотров 12229
  • Скачиваний 1428
  • Размер файла 300
    Кб

МОДУЛЬ 3. ДЕШИФРАТОРЫ И ШИФРАТОРЫ Блок 3.1. Общие сведения Блок 3.2. Дешифраторы. 3.2.1. Структура дешифратора. 3.2.2. Расширение разрядности дешифратора 3.2.3. Применение дешифраторов Блок 3.3. Шифраторы 3.3.1. Структура шифратора. 3.3.2. Применение шифраторов Вопросы для самоконтроля Задачи к модулю "Дешифраторы и шифраторы" Заключение по теме модуля ”Дешифраторы и шифраторы” Литература МОДУЛЬ 3. ДЕШИФРАТОРЫ И ШИФРАТОРЫ Блок 3.1. Общие

сведения Дешифраторы и шифраторы (также, как и элементы И,ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами: по-тенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие эле-менты не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью. Дешифраторы могут быть полными и неполными. Полные дешифраторы реагируют на все входные

коды, неполные – на коды, величина которых не превосходит некоторого заранее установленного значения. Выходы дешифраторов могут быть прямыми и ин-версными. Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответ-ствующий своему значению. Сведения

о рассматриваемых элементах, классификация которых графически отражена на рис. 3.1, будут подробно изложены да-лее. Знание материала, излагаемого в данной теме, дадут студенту возможность правильного выбора дешифраторов и шифраторов в зависимости от требуемой разрядности, необходимости использования управляющих входов этих элементов и категории выходов. Он научится организовывать структуры с большим числом входов на

маловходовых элементах, а также осуществлять адресацию устройств кодами, разрядность которых превосходит разрядность используемых элементов.   Рис. 3.1   Блок 3.2. Дешифраторы. 3.2.1. Структура дешифратора. Каждому цифровому коду на входах дешифратора (рис. 3.2, а,б) соответствует логиче-ская 1 (или логический 0) на соответствующем выходе. Иными словами, каждый входной код адресует соответствующий выход, который при этом